임베디드 패시브 컴포넌트 레이저 트리밍 기술 - IPC, 2003
PCB 메이커의 관점에서의 임베디드 패시브 기술
Embedded Passive Technology from a PCB Maker's Perspective
Wolfgang Bauer, Sabine Purger, and Wolfgang Schrittwieser
October 1, 2003
PWB시장에서 임베디드 passives 기술에 대한 수요 증가로 인해, PCB의 선도 기업은 이 기술 분야 [1, 2, 3]에 적합한 솔루션의 개발에 직면하고 있다. 이 문서는 일반적인 임베디드 passives 기술의 기회와 도전, 대형 PCB fabricator의 관점에서 설명합니다.
Due to the increasing demand for embedded passives technology in the market, leading edge PCB companies are forced to develop proper solutions in this technology segment [1, 2, 3]. This article discusses the opportunities and the challenges of embedded
passives technology in general, seen from the perspective of a large PCB fabricator.
임베디드 저항 기술
저항을 위한 수동소자 제조기술의 영역에서 가장 진보된 것입니다. 현재, 거기에 따른 여러 가지 재료와 제조 공정은 이미 가능한 상태입니다.
그것은 PCB의 회사가 기존의 생산 라인을, 가격 경쟁력, 최대의 및 OEM의 요구를 충족시키도록 가장 잘 맞도록 결정하여야 합니다. 주요 검토 대상 재질은 두꺼운 필름 페이스트와 호일 물질 사이입니다.
Embedded Resistor Technologies
In the area of embedded components the technology for resistors is the most advanced. Today there are many different materials and fabrication processes already available. It's up to the PCB company to decide which fits best with existing production
lines, is cost competitive, and meets the OEM's demands. The main distinction concerning materials is between thick film pastes and foil materials.
두꺼운 필름 페이스트 저항
Thick Film Paste Resistors
Figure 1. Design Rules for PTF Resistors.
Paste 대한 표준을 응용하는 방법은 입력 저항 재료의 스크린 인쇄입니다. 저항 두께의 필름 페이스트 공급 업체의 번호에서 제공됩니다.
가장 일반적인 형태의 탄소는 페놀 수지 재료상에서 18W/sq에서 최대 500kW/sq까지 시트 resistivities의 넓은 범위에서 사용할 수 있습니다
아사히 화학의 AT & S에서 붙여넣기 소재의이 유형을 사용하여 미리 에칭되어진 동박회로상에서 3가지의 선택으로 10W 최대 몇 100kW 인쇄에 이르기까지 저항 값을 생산할 수 있습니다. .
The standard application method for paste-type resistor material is screen printing. Resistive thick film pastes are offered from a number of suppliers. The most common type are carbon filled phenolic resin materials, which are available in a wide range of
sheet resistivities from 18W/sq. up to 500kW/sq. Using this type of paste material from Asahi Chemical, AT&S is able to produce resistor values from 10W up to a few 100kW printing three selected pastes on pre-etched copper traces.
PCB의 레이어를 하나의 안쪽에 배치 될 수있는 저항의 전체 범위의 설계 규칙으로서 그림 1에 표시되었으며, 그 최대의 총 면적은 하나의 단일 저항을 위해 필요한 면적은 2mm ^ 2입니다.
Doing that, the maximum total area needed for one single resistor is 2 mm^2 (using design rules as shown in Figure 1) and the whole range of resistors can be placed within one inner layer of a PCB.
스크린 인쇄 프로세스에 대한 접근권을 등록 150μm (250μm대신)의 지근 및 200μm (350μm 대신) 필요한 경우의 절대적인 최소로 줄일 수있는 추가 공간을 절약하십시오. 도달 최소 허용 수준 기술을 사용하여 ± 20 %로 레이저를 사용하여 (인쇄 및 경화 후 트리밍 없이)으로 제한됩니다.
For additional space savings the registration clearances for the screen printing process may be reduced to an absolute minimum of 150μm lateral (instead of 200μm) and 250μm (instead of 350μm) if necessary. The achievable minimum tolerance level using
this technology is limited to ±20% (without the use of laser trimming after printing and curing).
Figure 2. Laser trimming of PTF resistor utilizing double plunge cut (light-microscope).
위에서 설명한대로, 아무 저항 소재 / 공정 조합을 사용할 수는 오늘 완성된 기판의 ± 5 % 또는 그 이하의 저항 허용 오차를 제공한다. 그러므로, 그리고 이유는 레이저 기술을 대형 PCB의 형식에 (24 x24 ")은 트리밍 이미 트리밍 저항의 가장 가까운 미래에 시간이 낮은 저항 오차를
구하는 방법이있을 가능성이 예정 사용할 수 있다.
As described above, there is no resistive material/process combination available today which provides resistor tolerances of ±5% or less on the finished PCB. Therefore, and because the technology of laser trimming on large PCB formats (up to 24 x24") is
already available, the trimming of resistors will most likely be the way to obtain low tolerance resistors within the near future.
시장은 AT & 게재된 낮은 관용 저항기에 대한 수요가 보는 노력을 레이저로 고분자 필름 두께의 저항 트리밍의 주제와 관련된 많은 보냈다. forwardlooking 프로젝트에서 우리는 거점으로서 기존 고객의 디자인을 사용하여 저항기의 종류에 대한 전체 프로세스 흐름을 조사했다.
Seeing the demand for low tolerance resistors on the market, AT&S spent a lot of effort related to the topic of laser trimming of polymer thick film resistors. In a forwardlooking project we investigated the whole process flow for that kind of resistors using an existing customer design as a base.
우리가 다시 시작 - 보드의 설계? 함께 외부 파트너와 함께? 임베디드 저항으로 저항을 탑재 표면의 일부를 전송한다. 이 프로젝트에서 우리는 (100W/sq 사용하는 세 가지 다른 붙여넣는다. 4kW/sq. 그리고 100kW/sq.) 39W에서 220kW로 ± 5 % 허용 오차 내에 마지막 저항 값을 생성합니다.
We started with the re-design of the board? together with an external partner?to transfer a part of the surface mount resistors into embedded resistors. In that project we used three different pastes (100W/sq.; 4kW/sq. and 100kW/sq.) to produce final resistor values from 39W up to 220kW within ±5% tolerance.
우리는 트림 형태로 두 번 잠수를 사용하기로 결정했다. 첫 번째 컷, 두 번째, 짧게 잘라 잘 조정 (그림 2) 사용되는 반면, 레이저 펄스 당 저항 값이 상대적으로 높은 변화가 발생합니다.
We decided to use double plunge as trim shape. The first cut causes a relatively high change of the resistor value per laser pulse, whereas the second, shorter cut is used for fine adjustment (Figure 2).
Figure 3. Overall resistor distribution of several 18x24" panels after screen printing.
전형적인 스크린 프린팅 경화후의 저항값의 분포는 그림 3에 나와 있는 것으로 나타냈다 .
A typical distribution of resistor values after screen printing and curing is shown in Figure 3.
트리밍은 기본적으로부터 박리 공정, 복합 재료의 저항 공식입니다 레이저 빔을와 상호 작용에 강력한 효과가있다. 우리는 스크린 인쇄 후 저항 값을 다른 시트에 저항 다르게 트리밍 과정에서 행동을 함께 붙여넣는다 그리고 서로 붙어있는 유형에 대하여 별도로 최적의 결과를 얻으려면 매개 변수를 사용하여 트리밍 설정을 조정했다.
Since trimming is basically an ablation process, the formulation of a composite resistor material has a strong effect on the interaction with the laser beam. We found that pastes with different sheet resistivity behave differently during the trimming process
and we had to adjust the set of trimming parameters for each paste type separately to get optimum results.
Figure 4. Overall resistor distribution of several 18x24" panels after trimming.
레이저 트리밍 기술을 사용하여 대상 값을 [8] [9]의 ± 1 % 오차 이내. 이 확인 될 수있습니다. 좋은 통계를 저항의 (수천 PTF 저항기에 대한 무지 분석) 그것이 저항을 조절할 수 있습니다 .
Using laser trimming technology it is possible to adjust this resistors to within ±1% tolerances of target values [8] [9]. This can be confirm!ed for PTF resistors with good statistics (thousands of resistors analyzed).
Figure 5. Overall resistor distribution of several boardsat "End of Line Test"
저항 값 중 작은 드리프트 relamination 과정에서 등장. 4 %로 약 1이 변경 (뜻 값을 기준)에 붙여넣기를 사용 유형에 따라 다릅니다. 그것은, 예측이지만 트리밍 프로세스에 대한 목표 가치와 관련한 설정되어야한다는 것을 의미한다. 모든 열 및 기계적 영향으로 인해 relamination 및 라인의 끝에 최종 제품에 대한 허용 수준을 달성할 수있을 때까지 프로세스를 단계를 수행 중에 저항에 지금은 ± 5 %입니다.
During the relamination process a small drift of the resistor values appeared. This change of approximately 1 to 4% (based on mean values) depends on the paste type used. It is predictable, but means that the target value for the trimming process has to be set with respect to that. Due to all thermal and mechanical influences on the resistors during relamination and further process steps until the end of line the achievable tolerance level for the end product is now ±5%.
우리는 39W의 범위에서 220kW로 ± 5 %의 허용 오차 이내에 완료하여 임베디드 PCB의 저항을 생산하는 능력 시연에 성공했다.
We were successful in demonstrating the capability to produce embedded resistors over the range of 39W to 220kW within a tolerance of ±5% at the finished PCB.
또한, 우리의 프로젝트는 임베디드 passives 프로젝트의 초기 단계에서 PCB의 설계 및 PCB의 제조 업체 간의 긴밀한 협력을하는 데 장점이 있다고 지적했다. 저항 안쪽 레이어에 저장 필요한 probecard 설계와 배치를 존중 수있는 단계가 있음. 이것을 다시 probecard 트리밍 과정에서 온라인 측정을 제공하는 데 사용된다. 가능한 한 간단하게? 대부분의 수입으로 probecard을 유지하려면 모든 연락처에 도달 한 probecard 패드를 이용 증가하고 비용을 방지한다.
Furthermore, our project pointed out the advantage of having close cooperation between the PCB designer and PCB manufacturer in an early stage of an embedded passives project. In that phase the resistors can be placed on the inner layer with respect to a later necessary probecard design. This probecard again is used to provide an online measurement during the trimming process. To keep the probecard as simple as possible and?most import!ant?to reach all the contact pads utilizing one probecard avoids increasing costs.
Figure 6. Laser trimming of PTF resistor utilizing L-cut (scanning-electron micrograph).
두 번 하락 또한 프로젝트에서 사용 위에서 설명한 컷, 우리는 또한 실험 패를 수행 했다 - 그림 6과 같이 잘라낸다. 약간의 개선을 트리밍 프로세스의 속도에 관련하여 깨달았지만, 문제가되면 패드 - 투 - 패드 거리 약 350μm 미만됩니다. 그렇다면, 이미 충분한 잘라 패 모양을 사용하여 수행하기에 충분한 공간이있다. 저기 행동에 차이가 없었다 두 번 잘라 패의 저항 relamination 후 잘라냅니다.
In addition to the double plunge cut used in the project described above, we also did trials performing L-cuts as shown in Figure 6. In doing so we realized a slight improvement concerning the speed of the trimming process, but problems when the pad-to-pad distance becomes less than about 350μm. If so, there is not enough space to accomplish a sufficient trim cut using the L shape. There was no difference in the behavior! of double cut and L-cut trimmed resistors after relamination.
이유는 일반적으로 얇은 ablated이 적은 레이저 에너지를 필요로하고 또한 빠른 저항의 일반 트리밍 관련, 박막 기술은 속도 측면에서 더욱 개선을 제공할 수있다. 때문에 저항 너비 이내 두께 편차 분명히 훨씬 덜 PTF에 비해 또 다른 단순화 제대로 인하 레이저 에너지를 조정 영역에서 예견 수 있다.
Related to the trimming of resistors in general, thin film technologies could provide a further improvement in terms of speed, because the thin layer in general needs less laser energy to be ablated and it is also faster. Another simplification could be foreseen in the area of properly adjusting the laser energy for the cut, because the thickness variation within the resistor width is obviously much less compared to PTF.
PTF 레지스터에 대한 신뢰성 시험
Reliability Tests for PTF Resistors
Table 1. Resistor change after environmental stress.
이전 챕터에서 설명한 바와 같이 보드를 성공적으로 생산한 후, 같은 보드를 사용하여 다음과 같은 신뢰성 테스트를 수행했다 :
After having successfully produced the boards described in the previous chapter, we did the following reliability tests using the same boards:
리플 로우 시뮬레이션 (두 개의 서로 다른 프로필 / 각 3 실점)
- 리플 로우 1 : 최대 온도가 210 ° C
- 리플 로우 2 : 250 ° ° C에서 온도가 30 초 동안 유지되었다
(표준 무연 리플 로우 프로파일보다 3 배 이상의 시간으로)
사이클 시험 (-65 / +125 ° C에서 400주기)
습도 스토리지 (300 및 500시간에 대한 85 ° C / 85 % RH)
Reflow simulation (two different profiles / each with three runs)
- Reflow 1: peak temperature was 210°C
- Reflow 2: temperature over 250°C held for 30 seconds
(which is three times longer than a standard Pb-free reflow profile!)
Cycle tests (-65 / +125°C up to 400 cycles)
Humidity storage (85°C / 85% r.H. for 300 and 500 hours)
습도 스토리지 결과에 관계가 있음 가져올 수있습니다! 개미가 안정을 증진하는 구리 표면 PTF 붙여넣기 사이에 적용 언급했다. 이것은, 구리의 표면에 직접 인쇄에 비해 저항이 훨씬 낮은 드리프트가 발생합니다. 표 1의 결과 3 붙여넣습 사용에 대한 측정을 요약하여 보여줍니다.
In relation to the humidity storage results it is import!ant to mention that a stability promoter was applied between the copper surface and the PTF paste. This causes a much lower drift of the resistors, compared to direct printing on copper surface. Table 1 shows a summary of the results measured for the three pastes used.
반면 시뮬레이션 리플 로우 사이클 이후에 변경 사항만이 사소한했다 상당한 드리프트 광범위한 습도의 영향에 의해 발생했다. 표 1의 값을 최적화 작업을 공기가 대류 오븐에서 경화 조건에 관한 이전의 실험 untrimmed 저항기를 사용하여 많은 일을 반영합니다. 추가 개선 저항 페이스트는 프로세스에 대한 최적화와 관련하여 적외선 치료 장비를 사용하여 가능한 수있습니다.
페이스트는 이미 그런 종류의 시장과 AT & 에쓰 초기 실험에 대한 개선의 내부 저항의 장기 안정성에 관한 경향을 보여주었다 사용할 수있습니다. 왜냐하면 18x24 "없습니다 PCB의 오른쪽과 같은 표준 형식에 대한 적절한 적외선 오븐에 지금의 작은 형식 검사 PCBs에 완료했다.
A significant drift was caused by the influence of extensive humidity, while the changes after reflow simulation and cycling were only minor. The values in Table 1 reflect the optimization work concerning curing conditions in an air convection oven, done in a lot
of previous trials using untrimmed resistors. A further improvement could be possible by the use of infrared curing equipment in connection with resistive pastes optimized for that process.
Those kinds of pastes are already available on the market and initial internal trials at AT&S have shown the tendency of improvements concerning long term stability of the resistors. Tests were done on small format PCBs because there is no
adequate infrared oven for standard PCB formats like 18x24" available right now.
또 다른 방법은 외층의 저항을 캡슐에 사용 될 수 있겠지만, 이것은 단지 두 번째로 좋은 해결책이 될 것 같기 때문에, 이 프로세스 단계를 수행하기에는 추가적인 비용이 부가되어진다.
Another approach could be the use of an overcoat to encapsulate the resistors, but this seems to be only the second best solution, because this adds process steps and therefore additional costs.
Capacitor Technologies
Figure 7. CFP-capacitor built-up.
여기에 콘덴서의 삽입에 대한 두 가지 유형의 재질이 있습니다:
- 시트 콘덴서
- 개별 커패시터
There are two types of material available for the embedding of capacitors:
- Sheet Capacitors
- Discrete Capacitors
첫 번째 그룹의 용량성 레이어를 서로에게 최대한 가까이 2 개의 구리 비행기에 의해 형성된 배포를 나타냅니다. 그 사이에 얇은 절연체를 제공해야 높은 유전율. 커패시턴스 도달 범위 1pF/mm2 최대 40pF/mm2 주변에서, 반면에 유전체 두께는 아래 몇 미크론갑니다
높은 커패시턴스 자료를보고있다. 두께의이 규모와 brittleness 매우로드 사용된 재료에 의한 처리가 어려운 이러한 높은 커패시턴스 시트를 처리합니다.
The first group represents distributed capacitive layers formed by two copper planes as close as possible to each other. The thin dielectric in between should provide a high dielectric constant. Achievable capacitance range is reported from 1pF/mm2 up to
around 40pF/mm2, whereas at the high capacitance materials the dielectric thickness goes down to a few microns. This magnitude of thickness and the brittleness caused by the highly loaded materials used makes it difficult to handle and process these high
capacitance sheets.
시트 커패시터로 대체 (세라믹 photodielectric 가득) 이산 것들 소재 CFP라는 형성 임베디드가 있다 [10]. 본 자료는 동박평면상에서 수직 롤러 Coater 및 건조를 사용하여 이후에 코팅한다.
그럼 구리 호일 CFP 레이어의 맨 위에 relaminated 및 커패시터의 전극 가기 양식 구조. 아래의 CFP 레이어 마스크는 이러한 전극 역할을 후속 노출 과정. 열 밤 및 개발 과정을 양식 유전체 레이어, 이는 콘덴서의 정의를 완료 안쪽 계층의 패턴 뒤를 이었다. 전기 접촉 레이저 비아스 (그림 7)에 의해 이루어진다.
An alternative to the sheet capacitors are embedded discrete ones formed by a material called CFP (ceramic filled photodielectric) [10]. This material is coated onto a copper plane using a vertical roller coater and thereafter dried. Then a copper foil is
relaminated on the top of the CFP layer and structured to form the top electrodes of the capacitors. During the subsequent exposure process these electrodes act as a mask for the CFP layer beneath. A heat bump and the developing process form the dielectric
layer, followed by the patterning of the inner layer, which completes the definition of the capacitors. The electrical contacting is done by laser vias (Figure 7).
그 기술은 현재 20pF/mm2의 커패시턴스 밀도를 제공할 수있습니다.
That technology is currently able to provide a capacitance density of 20pF/mm2.
그것은 임베디드 커패시터를 몇 가지 응용 프로그램이 세그먼트에 대한 유용한 위치 명백한 기술적 능력을 보면서. 제한 요인이 잠재적인 삽입 커패시터의 수를 늘리기 위해 최대 용량 밀도를 사용할 수 오늘입니다. 디커플링 커패시터, 콘덴서 요구 값의 70 % 이상의 지역과 마찬가지로 1의 범위에서 100nF있습니다.
Looking at the technical capabilities it is obvious that embedded capacitors are useable for some application segments. The limiting factor to increase the number of potential embeddable capacitors is the maximum capacity density available today. As in the area
of decoupling capacitors, more than 70% of the demanded capacitor values are in the range of 1 to 100nF.
그래서 아직 필요가 표준 PCB의 생산 라인에 높은 유전체 상수와 잘 맞는지와 교재 개발을 추가로이 기술을 추진하는 것입니다.
So there is still a need to develop materials with higher dielectric constants and a good fit to a standard PCB production line to push this technology further.
결론 Conclusion
이미 이 하이 엔드 PCB의 제조 기술을 사용할 수 있도록, 일부의 OEM을 충족하는 다양한 임베디드 passives의 응용 프로그램에 관한 요구하고있다. 이러한 모든 기술을 자신의 구체적인 장점과 제한이 있다. 앞으로 모든 개발과 그것을 극단적으로 가져올 것이다. 이미 기존 자료의 개선을 위해! 개미의 모든 HDI와 구축 프로세스 및 최대 가격 경쟁력이 호환됩니다.
There are already a variety of technologies available, which enables a high end PCB manufacturer to fulfill some of the OEM demands regarding the application of embedded passives. All of these technologies have their specific advantages and
restrictions. For all future developments and enhancements of already existing materials it will be extremely import!ant to be compatible with all HDI build-up processes and be price competitive.
공차 감소를 향해 다음 이정표 임베디드 저항 기술에 대해서는 레이저 트리밍 장비를 사용하여 달성한다. PCBs에 커패시터를 삽입의 수를 늘리기 위해서는, 첨단 소재를 개발하여 용량 밀도가 증가하는 데 필요한 것이다.
Regarding the embedded resistor technology, a next milestone towards reduced tolerances will be achieved by the use of laser trimming equipment. To increase the number of capacitors embeddable into PCBs, it will be necessary to increase the capacity density by developing advanced materials.
이 내용은 IPC 인쇄 회로 박람회에서 2003년 발표 신문의 업데이트 버전입니다.
This is an updated version of the paper presented at IPC Printed Circuits Expo 2003.
References
1. R. Croswell, "Case Studies of Integrated Modules," presented at the EIPC 2002, Cologne, Germany, October 2002.
2. M. Penttil?P. Nummila, T. K?k?en, I. Kartio, "Technology and Infrastructure Requirements for Integral Discrete Devices," presented at the IMAPS - Advanced Technology Workshop on Passive Integration, Ogunquit, Maine, June 2002.
3. T. K?k?en, M. Penttil?"Design Tool Study for Embedded Components, Tool Availability and Compatibility with Existing Design Flow," presented at IPS's first International Conference on Embedded Passives, Northbrook, Illionois, June 2003.
4. W. Borland, J. Felten, S. Ferguson, A. Jones, A. Lawrence, "Embedded Singulated Ceramic Passives in Printed Wiring Boards," presented at the IMAPS - Advanced
(주)드림포토닉스
010-8781-0630
Tel: 031-695-6055 Fax: 031-695-6045
기술, 장비에 대한 자세한 사항은 www.processphotonics.com 참조 바랍니다.
본 문서는 저작권 보호로 변경 및 임의사용을 금지 합니다.