임베디드 수동소자의 레이저 트리밍
| 임베디드 수동소자의 구현 | |
|
Implementing embedded passives This once-complex and expensive technology comes of age BY PER VIKLUND, Mentor Graphics, Wilsonville, OR
1970년경 소개 이후, 임베디드 수동소자 (EP: Embedded Passive) 기술은 복잡하고, 비싸고, 어려운 설계 및 제조로 여겨왔다. 수십년 동안 이 기술은 방위 산업에서만 사용되었다. Since its introduction around 1970, embedded-passive (EP) technology has been regarded as expensive, complex, and difficult to design and manufacture. For decades, the technology was used only by the defense industry.
오늘날, 소비자 시장의 영향으로 기업의 기술 및 비즈니스 요구 사항은 제품의 성능을 향상하고, 크기 및 비용을 절감하는 새로운 기회를 탐색해야 했다. 그 결과, EP 기술이 이러한 목표를 달성하는 능력 중 하나로 볼 수 있다. 수동 구성 요소는 8천억달러 규모의 세계 시장이 있다. Today, the technical and business requirements of the consumer market force companies to explore new opportunities to increase product performance and reduce size and cost. As a result, EP is seen as one of the technologies capable of achieving those goals. With a world market for passive components in the range of $800 billion, there is a lot to save.
Design flow While a host of EP technology information does exist made available by material vendors and board fabricators that's been lacking for those interested in applying EP is information on how to implement the technology and how to determine if a particular type of EP technology is the best fit for a design. In investigating the design flow, we'll start with circuit design and planning.
What's in a component value? To benefit optimally from EP, its potential use has to be considered early during the circuit-design phase of a project because the technology gives component values and tolerances a much deeper meaning than they have with standard passive components.
전통적으로, 회로에 대한 구성 요소 값이 값의 표준 시리즈에서 선택됩니다. EP의 아름다움은 어떤 구성 요소를 값 또는, 구체적, 필요한 구성 요소 값이 실현될 수 있다는 것입니다.
EP 기술 가치의 특정 집합에서 수확에 사용자를 제한하지 않습니다. 그러나, 많은 구성 요소 선택이 간단해 집니다, 구성 요소 허용 오차는 신중하게 고려해야 합니다. 일상적으로 선호하는 부품 라이브러리에서 포착되지 않습니다. EP technology does not limit users to picking from a specific set of values. However, as much as component selection is simplified, component tolerance must be carefully considered and not be routinely picked from a preferred parts library.
Tolerance Tolerance is often mentioned as a problem in conjunction with EP. Laser trimming can be used to improve tolerance, but it adds cost. This is where one must consider the circuit and actual tolerance requirements.
예를 들어, 대부분의 회로에서 저항의 절대값 거의 대부분 의미가 있는 둘 이상의 저항의 관계입니다. 구성 요소 만큼 부품을 사용하면, 허용 오차 요구 사항이 첨예함을 의미합니다. For example, in most circuits, the absolute value of a resistor has little meaning. Instead, it is the relationship between two or more resistors that is critical. Using discrete components, tolerance requirements have to be sharp, as the components are by no means correlated.
EP의 많은 기술, 모든 저항기는 같은 물질로 만들어져 있으며, 동시에 제조. 구성 요소 값은 여전히 어느 정도 보급되어 있지만, 그들의 서로 관용은 종종 많은 개별 부품 공차보다 더 좋다. In many EP technologies, all resistors are made of the same material and manufactured simultaneously. Although component values are still spread to some extent, their correlated tolerance is often much better than individual component tolerance.
조심스런 회로 설계로, 그것은 완전히 레이저 트리밍을 무시할 수 있습니다. 그것은 종종 untrimmed EP에 허용 조심 소재와 구성 요소 합성 과정을 통해 엄격한 통제 ± 5 %의 상관 untrimmed 내성 얻을 수 있는 selection combined 과정을 20 %의 범위에있는 것을 고려합니다. With careful circuit design, it is possible to completely bypass laser trimming. While it's often considered that untrimmed EP tolerance is in the range of 20%, with careful material and process selection combined with strict control over the component synthesis process� correlated untrimmed tolerance of ±5% can be achieved.
Planning
각 저항기에 대한 관용이 필요 명목 가치, 그리고 전력 등급은 알려진 디자이너는 이미 "임베디드해서는 안됩니다"으로 특정 구성 요소를 표시 할 수 있습니다 "특별한 트리밍이 필요합니다." 이 정보에서 구성 요소 값 분포는 (그림을 참조하십시오. 1) 밖으로 그래프로 작성할 수 있습니다. For each resistor, the nominal value, required tolerance, and power rating are known and the designer may already have marked specific components as "must not be embedded" or "requires special trimming." From this information, the component value distribution can be graphed out (see Fig. 1).
그림. 1.임베디드 저항 플래너 구성 요소 값이 재료와 기술의 제 1 단계 선택에 도움이 밖에 그래프로 작성할 수 있도록 해줍니다. Fig. 1. An embedded resistor planner enables component values to be graphed out, helpful in first-level selection of materials and technologies.
일반적으로 하나 이상의 가능한 소재를 선택한 이 특별한 디자인을 위한 최적의 자료를 찾기 위해 추가 계산이 필요합니다. 계획 단계의 목적은 심지어 가능한 실용적인 여러 가지 이유로 포함할 수 없습니다 저항기 아웃 구성 요소와 정렬을 스크린하는 것입니다. Typically, more than one possible material is selected and needs further calculations to find the optimal material(s) for this particular design. The purpose of the planning phase is to screen the components and sort out resistors that are not practical or even possible to embed for various reasons.
제조 수있는보다 높은 내성 요구 사항 구성 요소는 밖으로 필터링 됩니다. 보다 구체적으로, 단순한 직사각형 저항기의 저항은 다음과 같습니다 : 연구 = 케이 * 패 / R은 각각 / 상수, 광장 및 L과 승 길이와 너비 소재의 옴 케이 옴에 저항이다 Components with higher tolerance requirements than can be manufactured are filtered out. More specifically, the resistance of a simple rectangular resistor is as follows: R= k*L/W, where R is resistance in ohms, k the material's ohm/square constant, and L and W the length and width, respectively.
그 후, 다른 옴과 물질 / 광장 같은 가치에 대해 서로 다른 크기의 저항을 제공합니다. 여러 재료를 결합함으로써, 우리는 합리적인 차원을 가지고 저항과 큰 ohmic 범위에 걸쳐 수 있습니다. Subsequently, materials with different ohms/square give resistors of different sizes for the same values. By combining several materials, we can span a large ohmic range with resistors having reasonable dimensions.
저항기는 어느 소재를 사용하여 만들 수있는 재료, 사이에 중복되는 영역은 종종있다. 그러나, 한 재료는 크기와 관련하여 가장 적절한 프로세스가 제대로 결정되는 것을 보장합니다. There is often an overlapping zone between the materials, where a resistor can be made using either material. However, one material is still best with respect to size, and this process ensures that is determined correctly.
Component synthesis
주어진 충분한 시간, 디자이너가 포함된 구성 요소 발자국을 구축 및 기타 구성 요소처럼, 레이아웃에 사용합니다. 그냥 레이아웃 도구는 내부 레이어에 구성 요소를 허용하고 디자인 규칙 검사 (DRCs) 단락으로 잘못 플래그 저항을하지 않도록. Given enough time, a designer can build the embedded component footprints and use them in a layout, like any other component. Just ensure that the layout tool accepts components in inner layers and that design-rule checks (DRCs) don't incorrectly flag resistors as short circuits.
여러 자료는 모든 주어진 저항이 (사각은 serpentines, 최고의 모자가 접혀, U 자 모양, 고리 모양)의 합성 과정은 디자이너에 의해 제어되어야 다른 형상을 사용하여 실현될 수있다는 사실과 선택한 상태. 여러 가지 재료를 선택하고 선택한 도형마다 각각의 재료 중 하나가 저항 후보 평가해야합니다. 1000 저항, 두 재료, 형상, 넷, 우리는 (그림을 참조하십시오. 2) 8000 저항 변종을 받으세요. With several materials selected and the fact that every given resistor can be realized using different geometries (rectangular, serpentines, top-hat, folded, U-shape, ring-shaped), the synthesis process needs to be controlled by the designer. With several materials selected, one resistor candidate of each material per selected geometry must be evaluated. With 1,000 resistors, two materials, and four geometries, we get 8,000 resistor variants (see Fig. 2).
그림. 2. 풋프린트 라이브러리는 임베디드 수동 소자의 제작에 도움이 됩니다. Fig. 2. Footprint libraries assist in building embedded passive devices.
회로는 높은 전압과 같은 합성 복종 특정 요구 사항, 포즈 수 있습니다 RF 및 저항은 일반적으로 단지 사각형으로 만들어집니다. 다른 1000 변종이 있지만, 선택되어 있어야합니다 수동으로 변종을 따기 가능하지 않습니다. The circuit may pose specific requirements the synthesis must obey, such as high voltage, and RF resistors are typically only made as rectangles. The other 1,000 variants must be selected, but manually picking variants is not feasible.
대신, 최적화 모두 전체 구성 요소 공간과 완성된 제품에 필요한 재료의 개수를 최소화하기 위해 필요합니다. 그림 2.는 원하는 최적화 방법을 선택 최적화 기준의 만족 변형을 선정합니다. Instead, an optimizer is required to both minimize the total component area and the number of materials required in the finished product. Figure 2 shows that choosing the desired optimization method selects variants that fulfill the optimizer criteria.
이 시점에서, 디자인은 장소와 경로와 EP에 대한 준비가 모두 몇 가지 특정 요구 사항이된다. 당연히, 요구 사항이 포함된 저항은 일반적으로 SMT 부품 바로 아래, 내부 레이어에 게재됩니다로서, EP에 기술이 다릅니다. From this point, the design is ready for place and route and EP pose some specific requirements on both. Naturally, the requirements vary with EP technology, as embedded resistors are typically placed on inner layers, directly under SMT components.
패드 기술에서 사용되는 경유 경우, EP는 SMT 부품의 그림자에서 벗어나 배치해야 합니다. EP에 기술 중 일부는, 제조에 적용되면, 두 차례의 모든 저항기 또는 행위 납땜에 대한 장애물로으로 겹쳐 그 마스크를 포함하고 있습니다. If via-in-pad technology is used, EP needs to be placed out of the SMT part shadow. Some of the EP technologies involve masks that, when applied in manufacturing, either turn everything overlapped into a resistor or act as an obstacle for soldering.
다른 보드 개체 EP에 마스크의 온라인 DRC는 매우 비용이 많이 드는 redesigns을 피하기 위해 필요합니다. 불법 마스크 장소 앤 루트 후에 발견 겹칠 경우, 일반적인 결과는 다시 장소를 다시 경로입니다. Online DRC of EP masks to other board objects are required to avoid very costly redesigns. If an illegal mask overlap is detected after place-and-route, the usual consequence is re-place and re-route.
배치 과정에서, 그것은 또한 시험을 고려하여 트림은 중요합니다. 레이저 트리머는 그것이 프로브할 수 있는 구성 요소를 트림하는 창문이 있습니다. In the placement process, it is also vital to consider test and trim. A laser trimmer has a window in which it can probe and trim components.
모든 저항은 그 프로브 및 트림 창문, 레이저 트리밍 안에 들어갈 경우에는 단일 프로브 카드를 사용하여 수행할 수 있습니다. 당연히 이것은 더 많은 여러 프로브 카드를 사용하는 것보다 효과적입니다. If all resistors fit inside that probe and trim window, laser trimming can be done using a single probe card. Naturally this is more effective than using multiple probe cards.
프로브 카드 또는 플라잉 프로브와 같은 기술을 탐색하는 것을 고려하면, 가장 일반적인 규칙은 프로빙 고정 매우 큰 볼륨에 대한 유일한 실용적인 솔루션입니다 것입니다. 테스트 데이터는 일반적으로 IPC-D-356-A 또는 B 형식과 아트워크 데이터 확장 거버입니다. 둘 다 EP를 지원하도록 설계된 새로운 IPC 2581 형식으로 대체됩니다. When considering probing technology such as probe cards or flying probes, the most general rule is that for very large volumes, fixed probing is the only practical solution. Test data is typically IPC-D-356-A or B format and artwork data Extended Gerber. Both will be replaced by the new IPC 2581 format that is designed to support EP. | |
(주)드림포토닉스
010-8781-0630
Tel: 031-695-6055 Fax: 031-695-6045
기술, 장비에 대한 자세한 사항은 www.processphotonics.com 참조 바랍니다.
본 문서는 저작권 보호로 변경 및 임의사용을 금지 합니다.